PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-206661

(43)Date of publication of application: 10.09.1991

(51)Int.Cl.

H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 02-001919

(22)Date of filing:

(71)Applicant: FUJITSU LTD

09.01.1990


(72)Inventor: AZUMA MASAHIKO


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain an EEPROM, of one-layer structure, whose reliability is high and whose production process is simple by a method wherein a floating gate is formed on a tunnel region via an insulating film which is thinner than other regions.

CONSTITUTION: An element region including contact holes 9 and 10 of a bit line and a word line is formed on a substrate so as to be separated by element isolation regions 17. A channel region 14 is formed on a tunnel region 5 via a thin oxide film 6; a floating gate 2 composed of poly-Si is formed on a region including the channel region 14 and the tunnel region 5 via an oxide film 15; a gate 2 is extended across an isolation oxide film 17; a control gate 13 composed of an n-type impurity introduction layer is formed, under the floating gate 2 of an extended part, inside a p-type substrate 100 via an oxide film 16; a one-layer gate structure is formed. The bit line is connected to an n-type impurity introduction layer 19 of a selective transistor 1 via the





contact hole 9. The word line is connected to an n-type impurity introduction region 22 of a selection transistor 1A via the contact hole 10.

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-206661

®Int. Cl. 5

識別記号

庁内整理番号

砂公開 平成3年(1991)9月10日

H 01 L 27/115 29/788 29/792

8831-5F 7514-5F H 01 L 29/78 4 3 4 3 7 1

審査請求 未請求 請求項の数 1 (全6頁)

半導体装置 図発明の名称

> · ②特 願 平2-1919

御出 願 平2(1990)1月9日

@発 明者

彦

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

勿出 願 人 富 士 通 株 式 会 社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一

1. 発明の名称 半導体装置

2. 特許請求の範囲

電気的に書込及び消去可能な読出専用メモリ (EEPROX) セルであって、

一導電型半導体基板にチャネル領域を隔てて形 成された反対導電型ソースと反対導電型ドレイン と、孩チャネル領域より離れて接基板に形成され た反対導電型制御ゲートと、絶縁膜を介して該益 板の該ドレイン上、該チャネル領域上及び該制御 ゲート上に一体化して形成された浮遊ゲートとを 有し.

該ドレインは第1選択トランジスタを経由して ビット級に接続され、

核制御ゲートは該第1選択トランジスタとゲー トを共有する第2選択トランジスタを経由してワ ード線に接続され、

該絶縁膜は終ドレイン上においてトンネル領域

を有し; 該トンネル領域はその他の領域より薄い 絶縁膜で形成されていることを特徴とする半導体 装置。

3. 発明の詳細な説明

(概要)

電気的に審込及び消去可能な説出専用メモリ (BEPROM) セルに関し、

信頼性が高く、製造工程が簡単な1層ゲート構 造EEPROMを提供することを目的とし、

電気的に書込及び消去可能な読出専用メモリ セルであって、一導位型半導体基板にチャネル領 域を隔てて形成された反対導電型ソースと反対導 低型ドレインと、綾チャネル領域より離れて核基 仮に形成された反対導電型制御ゲートと、絶縁膜 を介して該基板の該ドレイン上、該チャネル領域 上及び放制御ゲート上に一体化して形成された浮 遊ゲートとを有し、 核ドレインは第1選択トラン ジスタを経由してピット線に接続され、该制御ゲ ートは該第1選択トランジスタとゲートを共有す

2. }

る第2選択トランジスタを経由してワード線に接続され、該絶縁膜は眩ドレイン上においてトンネル領域を有し、眩トンネル領域はその他の領域より薄い絶縁膜で形成されているように構成する。

〔産業上の利用分野〕

本発明は半導体装置、特に電気的に書込及び消去可能な統出専用メモリ(BBPROM)セルに関する。

〔従来の技術〕

従来のBBPRONセルは、第2図に示される2層ゲート構造が多く用いられている。

第2図(1), (2)は従来例による2暦ゲートBEPRON セルの平面図と断面図である。

図において、トンネル領域105 上には薄い酸化 膜106 を介して、チャネル領域114 上には酸化膜 115 を介してポリSI膜からなる浮遊ゲート102 が 形成され、更に浮遊ゲート102 の上に酸化膜116 を介してポリSI膜からなる制御ゲート103 が形成 されて、2 層ゲート構造となっている。

謂シングルポリEEPRON)! が遅累されている。

1) 例えば

特開昭63-166274, 特開昭63-136573, 特開昭63-156361.

1層ゲートBEPRONは、浮遊ゲートを読出トランジスタのチャネル領域より延長して形成し、制御ゲートが浮遊ゲートの延長部と酸化膜を介してp型基板内に形成されたn型領域で構成さている。

従って、製造工程は1層のポリSI膜で形成されて簡単となるが浮遊ゲートの延長分だけ集積度が低下する。

このために、特開昭63-156361 には、トンネル 領域を読出トランジスタのドレイン上及び制御ゲート上に形成して、セル面積が小さい1億ゲート EBP80Mを提案している。次の第3図でその扱略を 財明する。

第3図は従来例による1層ゲートBBPRONセルの 平面図である。

図において、トンネル領域5上には違い酸化膜 を介して、又チャネル領域14とトンネル領域5と 協出トランジスタ104 はp型基板120 にチャネル領域114 を挟んで形成されたn型領域122 及び123 と基板上に酸化膜を介して形成された浮遊ゲート102 及び制御ゲート(ワード線)103 で構成される。

選択トランジスタ101 はp型基板120 にチャネル領域を挟んで形成されたn型領域121 及び122 とチャネル領域上に酸化膜124 を介して形成されたゲート107 で構成される。

ビット級はコンタクトホール125 を介して選択 トランジスタ101 の n 型領域121 に接続されている

ワード線は制御ゲート103 を用いる。

従来例の2度ゲートBBPRON(所謂ダブルポリ EBPRON)は高密度の集積が可能で信頼性も十分で あり汎用メモリとして用いられているが、製造工 程が複雑であるためマイクロブロセッサやカスタ ムロジック集積回路のリソースに簡単に取り込む ことが出来ないといった問題があった。

そこで製造工程が簡単な1層ゲートBBPRON (所

を含んだ領域上には酸化膜を介してポリSi膜からなる浮遊ゲート2が形成され、浮遊ゲート2は分離酸化膜を越えて隣の紫子領域まで延長され、延長郎の浮遊ゲート2の下にトンネル領域5A上の薄い酸化膜を含む酸化膜を介して、基板内に不純物導入層からなる制御ゲート13が形成されて、1層ゲート構造となっている。

読出トランジスタ4は基板にチャネル領域14を 挟んで不純物を導入して形成されたドレイン領域 11及びソース領域12と、基板上に酸化膜を介して 形成された桴遊ゲート2で構成される。

選択トランジスタ1は基板にチャネル領域を挟んで形成された不純物導入領域19及び20とチャネル領域上に酸化膜を介して形成されたゲート7で 構成される。

選択トランジスク1Aは基板にチャネル領域を挟んで形成された不純物導入領域22及び23とチャネル領域上に酸化膜を介して形成されたゲートで 構成される。

ピット線はコンタクトホール9を介して選択ト

ランジスタ1の不純物導入領域19に接続されている。

ワード線はコンタクトホール10を介して選択トランジスタ1Aの不純物導入領域22に接続されている。

〔発明が解決しようとする課題〕

しかしながら、上記従来例の1層ゲートEBPRONは制御ゲート上に面積の大きいトンネルキャパシタを有するため、電界によるストレスでBEPRONはデータ保持特性が劣化する確率が大きいという問題があった。

本発明は信頼性が高く、製造工程が簡単な1層 ゲート構造BEPROMを提供することを目的とする。

(課題を解決するための手段)

上記課題の解決は、一導電型半導体基板にチャネル領域を隔てて形成された反対導電型ソースと 反対導電型ドレインと、該チャネル領域より離れ て該基板に形成された反対導電型制御ゲートと、

E V の係数 C₂/(C₁+C₂) が 1 に近づくほど望ま しいが、実際の設計上消去電圧との関連で C₂ は C₁ の 2 ~ 2.5 倍程度に設定される。

ここで、C₁のトンネルキャパシタを必要最低限。の面積で形成すると、C₂はC₁の2~2.5 倍程度の大きさであるので、トンネルキャパシタを形成しなくとも十分にこの関係が成立するように形成できることが確認できた。

即ち、例えばC1のトンネルキャパシタの膜厚を100人、C2の膜厚を200人とすれば、上記のようにC1の面積はC1の(2~2.5)×2倍、即ち、4~5倍であればよく、この程度の倍率であれば、C2は、C1を包含するドレイン領域よりさらに広い面積を持つ號出トランジスタと同程度の幅でレイアウトができ、セル全体で均衡のとれたパターンレイアウトが可能である。

(実施例)

第1図(1)~(4)は本発明の一実施例を説明する1 暦ゲートEBPROMセルの平面図と断面図である。 組縁膜を介して該基板の該ドレイン上、該チャネル循域上及び該制御ゲート上に一体化して形成された浮遊ゲートとを有し、該ドレインは第1選択トランジスタとゲートと 技術である第1選択トランジスタとゲートを 技術である第2選択トランジスタを経由してワート 線に接続され、該絶縁膜は該ドレイン上においる は破より薄い絶縁膜で形成されている半導体装置 により達成される。

(作用)

制御ゲートに印加する苺込電圧をV, 浮遊ゲート電圧をVro. 院出トランジスタのドレイン/浮遊ゲート間容量(トンネル領域の容量)を C, 、浮遊ゲート/制御ゲート間容量を C, 、浮遊ゲートに蓄積される電荷をQとすると次の式が成り立つ。

V re = Cz V / (C, + C;) + Q / (C, + C;). 従って、所定の V reを与えるためには、書込電

図において、第1図(1)は平面図、(2)はA-A 断面。 (3)はB-B 断面、(4)とC-C 断面である。

1 層ゲートBEPRONセルはビット線のコンタクトホール 9 を含む素子領域は第2図の2層ゲートBEPRONセルと同じ構成であるが、ワード線のコンタクトホール10を含む案子領域は、素子分離領域17でビット線のコンタクトホール 9 を含む素子領域と隔てられて基板上の別の場所に形成されている

トンネル領域5上には違い酸化膜6を介して、 又チャネル領域14とトンネル領域5とを含んだ領域上には酸化膜15を介してポリSi膜からなる浮遊ゲート2が形成され、浮遊ゲート2は分離酸化膜17を越えて隣の案子領域まで延長され、延長部の浮遊ゲート2の下に酸化膜16を介して、p型基板100内にn型不純物導入區からなる制御ゲート13が形成されて、1 簡ゲート構造となっている。

協出トランジスタ4はp型基板100 にチャネル 領域14を挟んでn型不純物を導入して形成された ドレイン領域11及びソース領域12と, 基板上に酸 化膜15を介して形成された浮遊ゲート2で構成される

選択トランジスタ 1 は p 型基板100 にチャネル 領域を挟んで形成された n 型不純物導入領域19及 び20とチャネル領域上に酸化膜18を介して形成さ れたゲート7で構成される。

選択トランジスタ1Aはp型基板100 にチャネル 領域を挟んで形成されたn型不純物導入領域22及 び23とチャネル領域上に酸化膜24を介して形成さ れたゲート7で構成される。

ビット線はコンタクトホール 9 を介して選択トランジスク 1 の n 型不純物導入領域19に接続されている。

ワード線はコンタクトホール10を介して選択トランジスタ14の n 型不純物導人領域22に接続されている。

製造工程順序の概略は次の通りである。

n型不純物導入領域である制御ゲート13と読出 トランジスタ4のドレイン領域11及びソース領域 12は同時に形成され、且つ読出トランジスタ4の

d . とすれば、

E: = V:/d:

となり、膜厚が厚い程電界は弱くなり、信頼性の 向上が望める。

例えば、C,:C₁=1:2.5 とし、書込電圧(パルス) V を18 Vとすると、

 $V_2 = 18/(1+2.5) = 5.1 \text{ V}$

となる。

ここで、C, にトンネル膜を用いると、d := 100 A として電界 E 。 は、

 $E_{*} = 5.1 \text{ V/}100 \times 10^{-8} \text{ cm}$

= 5.1 MV/cm

となり、 薄い膜に大きな電界が印加されることになる。

(発明の効果)

以上説明したように本発明によれば、信頼性が高く、製造工程が簡単な1層ゲート構造BEPROHが 係られた。 チャネル領域14かドレイン領域11及びソース領域12の形成により決定される。

基板に n 型不純物を導入して、競出トランジスクのドレイン領域11、ソース領域12及び制御ゲート13が形成された後に、ポリSi膜からなる浮遊ゲート 2 及び選択トランジスタ 1 のゲートが形成され、これらのゲートに自己整合して不純物導入領域19、20、21、22、23 (ドレイン領域11、ソース領域12及び制御ゲート13以外の不純物導入領域)が形成される。

次に、実施例の効果を示す数値例を従来例(1 層ゲートの)と対比して例示する。

掛込動作時にC₂に印加される電圧V₂は、砂込電圧をVとすると、

 $V_z = C_1 V/(C_1+C_2)$

で表される。ここで、浮遊ゲート/制御ゲート 間の容量C.は、作用の欄で述べたように膜厚にか かわらずある一定の容量が必要である。従って、 V. も膜厚にかかわらずある一定の値をとる。

そこで、Czに印加される電界Bz は、膜厚を

4. 図面の簡単な説明

第1図(1)~(4)は本発明の一実施例を説明する1層ゲートEBPRONセルの平面図と断面図。

第2図(1)。(2)は徙来例による2層ゲートEEPROM セルの平面図と断面図:

第3図は従来例による1層ゲートBBPROMセルの 平面図である。

図において、

- 1、IAは選択トランジスタ。
- 2は浮遊ゲート.
- 4は読出トランジスク。
- δはトシネル領域。
- 6 は薄い酸化膜。
- 7は選択トランジスタのゲート,
- 9はピット線のコンタクトホール。
- 10はワード線のコンタクドホール。
- 11は読出トランジスクのドレイン領域,
- 12は読出トランジスタのソース領域。
- 13は制御ゲート.
- 14は読出トランジスタのチャネル領域。

特別平3-206661(5)

15, 16, 18, 24はゲート酸化膜,

17は分離酸化膜.


19, 20, 21, 22, 23 t n 型不純物導入領域,

100 はp型基板

である.

代理人 弁理士 井桁負






1,1A: 選択トランジスタ 4: 読出トランジスタ 5: トンネル領域


11: 統出トランジスタのドレイン領域 12: ソース領域 14: ナッネル領域

(1)平面図


实施例 0 图 第1回(4の1)



(2) A-A 断面




(3) 8-8断面




(4) C-C 断面

寅施例の図 第1図(その2).




(1)平面図



(2) A-A 断面

從来例の図(2層ゲート) 第 \square



1, IA : 選択 トランジスタ 4: 銃出 トランジスタ 5, 5A : トンネル 領域 11: 銃出 トランジスタのドレイン

12: ソース 14: ナーネル領域

従来例の平面図(層ゲート). 第 3 図